EP20K400BC652-1X vs EP20K400GC655-1 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP20K400BC652-1X بذریعہ Intel اور EP20K400GC655-1 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Intel
EP20K400BC652-1X - APEX 20KE FPGA 400K Gates 652-BGA | Intel
EP20K400BC652-1X ⚠ آخری بار خریداریIntel
EP20K400GC655-1 - 400K Gate APEX 20K FPGA, 655-pin CPGA | Intel/Altera
EP20K400GC655-1 Obsoleteخصوصیات کا موازنہ
| پیرامیٹر | EP20K400BC652-1X | EP20K400GC655-1 |
|---|---|---|
| برانڈ | Intel | Intel |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | آخری بار خریداری | Obsolete |
| Series | APEX 20KE | EP20K400 |
| Family | APEX 20K | APEX 20K |
| Logic Elements / Cells | 16,640 | — |
| System Gates | 400,000 | — |
| Embedded Memory (bits) | 212,992 | — |
| Embedded Array Blocks (EABs) | 104 x 2,048 bits | — |
| Maximum User I/O | 502 | 502 |
| Dedicated Inputs | 4 | 6 |
| PLLs | 4 | — |
| DLLs | 4 | — |
| Maximum Frequency | 250 MHz | — |
| Propagation Delay (pin-to-pin) | 2.5 ns | — |
| Core Voltage | 2.5 V | — |
| Process Technology | 0.22 um CMOS | 0.22 µm CMOS |
| I/O Standard Support | LVTTL, LVCMOS, PCI, SSTL-2/3, LVDS | — |
| پیکیج | 652-ball PBGA (45 x 45 mm, 1.27 mm pitch) | 655-pin CPGA (Ceramic Pin Grid Array) |
| ماؤنٹنگ ٹائپ | Surface Mount | Through-Hole |
| Programming Interface | IEEE 1149.1 JTAG | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS status not stated in retrieved snippets] | Non-compliant (contains lead in ceramic package) |
| آپریٹنگ درجہ حرارت | Industrial (per datasheet) | 0 °C to +85 °C (commercial) |
| Logic Elements | — | 16,640 |
| Maximum Gates | — | 1,052,000 |
| Typical Gates | — | 400,000 |
| Embedded System Blocks (ESBs) | — | 4 |
| Total RAM Bits | — | 212,992 |
| Core Supply Voltage | — | 2.5 V |
| I/O Supply Voltage | — | 3.3 V |
| Maximum Internal Frequency | — | 250 MHz |
| Propagation Delay | — | 2.5 ns |
| پن کی تعداد | — | 655 |
| Configuration Modes | — | Passive Serial, Passive Parallel Async, Passive Parallel Sync |
| Boundary Scan | — | IEEE 1149.1 (JTAG) |