EP910DC-30 vs EP910DC-35 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910DC-30 بذریعہ Intel اور EP910DC-35 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910DC-30 | EP910DC-35 |
|---|---|---|
| برانڈ | Intel | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | Classic EPLD (EP910 series) | Classic EPLD EP910 |
| Architecture | PAL-type AND-OR sum-of-products, CMOS | PAL-type sum-of-products AND-OR array |
| Gate Count | 900 usable gates | — |
| Macrocells | 24 | 24 |
| Propagation Delay (tPD) | 30 ns (max) | — |
| Clock Frequency (fCNT) | 33.3 MHz | — |
| Dedicated Inputs | 36 | 12 |
| Outputs (Macrocells) | 24 | — |
| External Clock Pins | 2 (CLK1, CLK2) | — |
| سپلائی وولٹیج | 5 V | — |
| Process Technology | CMOS | — |
| Programming Method | UV-Erasable / OTP | JEDEC fuse map via device programmer; UV erase |
| پیکیج | DIP-40 (through-hole, 600 mil) | 40-pin CDIP (Ceramic DIP) with quartz window |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | 0 °C to +70 °C (commercial) |
| ماؤنٹنگ ٹائپ | Through-Hole | — |
| Device Type | — | UV-Erasable CMOS PLD (PAL-type) |
| Usable Gates | — | 900 gates |
| Product Terms | — | 240 |
| I/O Pins | — | 24 |
| Total Inputs | — | 36 |
| Propagation Delay (tpd) | — | 35 ns |
| زیادہ سے زیادہ کلاک فریکوئنسی | — | 37 MHz (typical, internal) |
| Supply Voltage (Vcc) | — | 4.75 V to 5.25 V (5 V nominal) |
| Lead Pitch | — | 2.540 mm |
| Termination Style | — | Through-Hole |
| Technology | — | CMOS, UV-erasable EPROM cell |
| RoHS اسٹیٹس | — | Non-compliant (ceramic DIP with Pb-bearing lead finish) |
| Lifecycle | — | Obsolete / last-time-buy from authorized distributors |