EP910DC-30 vs EP910DC-35 So sánh
So sánh chi tiết song song của EP910DC-30 bằng Intel và EP910DC-35 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910DC-30 | EP910DC-35 |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | Classic EPLD (EP910 series) | Classic EPLD EP910 |
| Architecture | PAL-type AND-OR sum-of-products, CMOS | PAL-type sum-of-products AND-OR array |
| Gate Count | 900 usable gates | — |
| Macrocells | 24 | 24 |
| Propagation Delay (tPD) | 30 ns (max) | — |
| Clock Frequency (fCNT) | 33.3 MHz | — |
| Dedicated Inputs | 36 | 12 |
| Outputs (Macrocells) | 24 | — |
| External Clock Pins | 2 (CLK1, CLK2) | — |
| Điện áp cung cấp | 5 V | — |
| Process Technology | CMOS | — |
| Programming Method | UV-Erasable / OTP | JEDEC fuse map via device programmer; UV erase |
| Hộp | DIP-40 (through-hole, 600 mil) | 40-pin CDIP (Ceramic DIP) with quartz window |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | 0 °C to +70 °C (commercial) |
| Kiểu lắp đặt | Through-Hole | — |
| Device Type | — | UV-Erasable CMOS PLD (PAL-type) |
| Usable Gates | — | 900 gates |
| Product Terms | — | 240 |
| I/O Pins | — | 24 |
| Total Inputs | — | 36 |
| Propagation Delay (tpd) | — | 35 ns |
| Tần số xung maksimum | — | 37 MHz (typical, internal) |
| Supply Voltage (Vcc) | — | 4.75 V to 5.25 V (5 V nominal) |
| Lead Pitch | — | 2.540 mm |
| Termination Style | — | Through-Hole |
| Technology | — | CMOS, UV-erasable EPROM cell |
| Trạng thái RoHS | — | Non-compliant (ceramic DIP with Pb-bearing lead finish) |
| Lifecycle | — | Obsolete / last-time-buy from authorized distributors |