EP910DM-40 vs EP910JM-40 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910DM-40 بذریعہ Altera اور EP910JM-40 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910DM-40 | EP910JM-40 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Product Type | UV Erasable Programmable Logic Device (EPLD) | — |
| Family | Altera Classic EP910 | — |
| Architecture | PAL-type AND/OR with global programmable interconnect bus | — |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 36 | 12 |
| Dedicated Outputs | 24 | — |
| Bidirectional I/O Lines | 24 | — |
| Product Terms | 240 | 240 |
| Propagation Delay (tPD) | 40 ns | 40 ns |
| External Clocks | 2 | — |
| Process Technology | CMOS | CMOS |
| پیکیج | 40-pin Ceramic DIP (Cerdip) with UV window | JLCC-28 (windowed ceramic, J-lead) |
| ماؤنٹنگ ٹائپ | Through-Hole (DIP) | Surface Mount |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: operating temperature range] | 0C to +70C (commercial) [DATA_NEEDED: confirm grade] |
| سپلائی وولٹیج | 5 V | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS status - UV-windowed ceramic package typically not RoHS compliant] |
| Programming Interface | JEDEC-standard fuse-map / UV erasure | — |
| Device Family | — | Altera Classic EPLD |
| Series | — | EP910 |
| Logic Type | — | EPLD (UV-Erasable PAL-type) |
| I/O Lines | — | 24 |
| Total Inputs (max) | — | 36 |
| Total Outputs (max) | — | 24 |
| External Clock Inputs | — | 2 |
| Programming Method | — | UV erase + EPROM programmer |