EP910DM-40 vs EP910JM-40 So sánh
So sánh chi tiết song song của EP910DM-40 bằng Altera và EP910JM-40 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910DM-40 | EP910JM-40 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Product Type | UV Erasable Programmable Logic Device (EPLD) | — |
| Family | Altera Classic EP910 | — |
| Architecture | PAL-type AND/OR with global programmable interconnect bus | — |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 36 | 12 |
| Dedicated Outputs | 24 | — |
| Bidirectional I/O Lines | 24 | — |
| Product Terms | 240 | 240 |
| Propagation Delay (tPD) | 40 ns | 40 ns |
| External Clocks | 2 | — |
| Process Technology | CMOS | CMOS |
| Hộp | 40-pin Ceramic DIP (Cerdip) with UV window | JLCC-28 (windowed ceramic, J-lead) |
| Kiểu lắp đặt | Through-Hole (DIP) | Surface Mount |
| Nhiệt độ hoạt động | [DATA_NEEDED: operating temperature range] | 0C to +70C (commercial) [DATA_NEEDED: confirm grade] |
| Điện áp cung cấp | 5 V | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS status - UV-windowed ceramic package typically not RoHS compliant] |
| Programming Interface | JEDEC-standard fuse-map / UV erasure | — |
| Device Family | — | Altera Classic EPLD |
| Series | — | EP910 |
| Logic Type | — | EPLD (UV-Erasable PAL-type) |
| I/O Lines | — | 24 |
| Total Inputs (max) | — | 36 |
| Total Outputs (max) | — | 24 |
| External Clock Inputs | — | 2 |
| Programming Method | — | UV erase + EPROM programmer |