EP910IPC-15 vs EP910PI-15T موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910IPC-15 بذریعہ Altera اور EP910PI-15T بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910IPC-15 | EP910PI-15T |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Device Family | Altera Classic EPLD (EP910 series) | — |
| Product Type | Erasable Programmable Logic Device (EPLD) | Classic EPLD (Erasable Programmable Logic Device) |
| Architecture | PAL-type, CMOS | — |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 12 | 12 |
| I/O Pins | 24 | 24 |
| Product Terms | 240 | — |
| External Clocks | 2 | — |
| Propagation Delay (tPD) | 15 ns | 15 ns max (speed grade -15) |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial, IPC suffix) | [DATA_NEEDED: industrial/commercial temp range] |
| پیکیج | PDIP-40 (Plastic DIP, 40-pin) | 40-pin PDIP (Plastic DIP, R-PDIP-T40) |
| ماؤنٹنگ ٹائپ | Through-Hole | Through-Hole |
| Process Technology | CMOS | — |
| Programming Method | JEDEC fuse map via Altera EPLD programmer | — |
| پن کی تعداد | 40 | — |
| RoHS اسٹیٹس | [DATA_NEEDED: rohs status not confirmed in verified data] | [DATA_NEEDED: original Altera part; likely non-RoHS as 5V PDIP] |
| Family | — | Altera Classic EPLD (EP910 series) |
| Logic Blocks | — | 6 LABs of 4 macrocells each (Classic architecture) |
| سپلائی وولٹیج | — | 4.5 V to 5.5 V (5 V nominal) |
| Technology | — | CMOS EEPROM (electrically erasable) |
| Output Drive Current | — | [DATA_NEEDED: per-pin DC output current, mA] |
| Programming | — | JEDEC-standard, serial/parallel programmer |