EP910LC-30Y vs EP910JC-35 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910LC-30Y بذریعہ Altera اور EP910JC-35 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910LC-30Y | EP910JC-35 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | NRND | Obsolete |
| Family | Altera Classic EPLD | — |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Macrocells | 24 | 24 |
| Usable Gates | 450 | — |
| Pin-to-Pin Delay (tPD) | 30 ns | — |
| Counter Frequency (fMAX) | 100 MHz (family maximum) | — |
| سپلائی وولٹیج | 5 V (TTL-compatible) | — |
| Process Technology | CMOS, UV-erasable / OTP | — |
| پیکیج | PLCC-44 | — |
| آپریٹنگ درجہ حرارت | Commercial 0C to +70C | 0C to 70C (Commercial) |
| Speed/Power Grade | LC (low-power, 30ns) | — |
| Processing Flow | Y (extended reliability) | — |
| Logic Compatibility | 100% TTL emulation | — |
| ماؤنٹنگ ٹائپ | Surface Mount (PLCC socket) | Surface Mount (PLCC socket recommended) |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS status not specified in retrieved data] | [DATA_NEEDED: rohs status] |
| Logic Family | — | Classic EPLD (CMOS EPROM) |
| Inputs | — | 36 |
| I/O Pins | — | 24 |
| Propagation Delay (max) | — | 38 ns (tPD) |
| زیادہ سے زیادہ کلاک فریکوئنسی | — | 28.6 MHz |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Package Type | — | 44-pin PLCC (Plastic J-Lead Chip Carrier) |
| Terminal Form | — | J BEND |
| Package Code | — | QCCJ |
| Package Shape | — | SQUARE |
| Technology | — | CMOS EPROM, UV-erasable / OTP |
| Temperature Grading | — | COMMERCIAL |
| Equivalent Gates | — | Approx. 900 usable gates |