EP910LC-35 vs EP910LC-35H موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910LC-35 بذریعہ Altera اور EP910LC-35H بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910LC-35 | EP910LC-35H |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Product Type | EPLD (Erasable Programmable Logic Device) | — |
| Family | Classic (EP910) | Classic EPLD (EP910) |
| Macrocells | 24 | — |
| Usable Gates | 450 | — |
| Propagation Delay (tPD) | 35 ns | — |
| Maximum Toggle Frequency | 28.6 MHz | — |
| Supply Voltage (VCC) | 5 V | 5 V (4.75 V to 5.25 V) |
| Technology | CMOS EPROM | CMOS, UV-erasable EPROM |
| پیکیج | PLCC-44 (J-lead, LC suffix) | 40-pin Ceramic DIP (H suffix) |
| آپریٹنگ درجہ حرارت | 0C to +70C (commercial) | [DATA_NEEDED: operating temperature range grade] |
| پن کی تعداد | 44 | — |
| Programmable Flip-Flops | Yes (per macrocell) | — |
| Output Enable Control | Per macrocell | — |
| Erasure Method | UV (windowed) or OTP (plastic) | UV (quartz window on H package) |
| RoHS اسٹیٹس | Not applicable (legacy product) | unknown |
| Logic Elements | — | 24 macrocells |
| Equivalent Gates | — | 450 usable gates |
| Propagation Delay (tpd) | — | 35 ns |
| User I/O Pins | — | 36 |
| Dedicated Inputs | — | 10 |
| Programming Method | — | Altera hardware programmer |
| Logic Levels | — | TTL compatible |
| کوئیسینٹ کرنٹ | — | [DATA_NEEDED: typical ICC value] |
| Process Node | — | [DATA_NEEDED: process geometry] |
| ماؤنٹنگ ٹائپ | — | Through-hole (Ceramic DIP) |
| Lifecycle | — | Obsolete (long-term supply via Rochester Electronics) |