EP910LC-40H vs EP910LC-35 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910LC-40H بذریعہ Altera اور EP910LC-35 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910LC-40H | EP910LC-35 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | Classic EPLD (EP910) | Classic (EP910) |
| Macro Cells | 24 | — |
| Usable Gates | 450 | 450 |
| Logic Elements | 24 macro cells / expandable to 48 via expander terms | — |
| Propagation Delay (tPD) | 40 ns max | 35 ns |
| Supply Voltage (VCC) | 4.75 V to 5.25 V (5 V nominal) | 5 V |
| Supply Current (ICC) | Low-power CMOS, typical ICC < 100 mA | — |
| Technology | CMOS, UV-erasable EPROM | CMOS EPROM |
| پیکیج | 40-pin Ceramic DIP (CDIP-40), JEDEC standard | PLCC-44 (J-lead, LC suffix) |
| ماؤنٹنگ ٹائپ | Through-Hole (THT) | — |
| آپریٹنگ درجہ حرارت | -40C to +85C (industrial) [DATA_NEEDED: confirm exact temp grade] | 0C to +70C (commercial) |
| Speed Grade | -40 (40 ns tPD) | — |
| Programming Method | UV-erase + EPROM program, ~100 erase cycles | — |
| I/O Pins | [DATA_NEEDED: I/O count - datasheet indicates 36 user I/O typical] | — |
| RoHS اسٹیٹس | [DATA_NEEDED: not confirmed from datasheet - non-RoHS likely given vintage ceramic DIP] | Not applicable (legacy product) |
| Product Type | — | EPLD (Erasable Programmable Logic Device) |
| Macrocells | — | 24 |
| Maximum Toggle Frequency | — | 28.6 MHz |
| پن کی تعداد | — | 44 |
| Programmable Flip-Flops | — | Yes (per macrocell) |
| Output Enable Control | — | Per macrocell |
| Erasure Method | — | UV (windowed) or OTP (plastic) |