EP910LI-40 vs EP910LI-50 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910LI-40 بذریعہ Altera اور EP910LI-50 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910LI-40 | EP910LI-50 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | NRND |
| Manufacturer | Altera (now Intel PSG) | — |
| Product Family | Classic EPLD - EP910 series | — |
| Device Type | Erasable Programmable Logic Device (EPLD) | — |
| Macrocells | 24 | 24 |
| Dedicated Inputs | 12 | — |
| I/O Pins | 24 bidirectional | [DATA_NEEDED: I/O pin count] |
| Maximum Logic Inputs | 36 | — |
| Product Terms | 240 | — |
| Propagation Delay (tPD) | 40 ns | 50 ns |
| Technology | Low-power CMOS (L-suffix) | CMOS, UV-erasable EPROM |
| آپریٹنگ درجہ حرارت | -40C to +85C (industrial, I-suffix) | -40C to +85C (industrial) |
| پیکیج | PLCC-44 (J-lead, windowed ceramic) | — |
| ماؤنٹنگ ٹائپ | Surface Mount (socket-compatible) | — |
| Programmability | UV-erasable, JEDEC-standard algorithm | — |
| RoHS اسٹیٹس | Non-compliant (windowed ceramic PLCC, legacy) | [DATA_NEEDED: RoHS status] |
| Lifecycle | Obsolete - replaced by MAX 7000 / MAX II CPLD family | — |
| Family | — | Altera Classic EPLD |
| Usable Gates | — | 450 |
| Package Type | — | CERDIP-40 (L) |
| Package Pin Count | — | 40 |
| Supply Voltage (VCC) | — | 5 V +/- 10% |
| Logic Blocks | — | Classic AND/OR array architecture |
| Programming Method | — | EPROM programmer (UV-erasable window) |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |
| Speed Grade Suffix | — | -50 (50 ns tPD) |