EP910PC30T vs EP910PC-30 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EP910PC30T بذریعہ Altera اور EP910PC-30 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EP910PC30T | EP910PC-30 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | Altera Classic EPLD | Altera Classic EPLD |
| Device Series | EP910 | — |
| Number of Macrocells | 24 | — |
| Number of I/O Pins | 24 | — |
| Number of Dedicated Inputs | 12 | — |
| Maximum Product Terms | 240 | — |
| Propagation Delay (tPD) | 30 ns | — |
| Maximum Clock Frequency (fMAX) | 33.3 MHz | — |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | 5 V ±10% |
| Process Technology | CMOS | — |
| Programmable Logic Architecture | PAL-type sum-of-products, EPLD | — |
| پیکیج | 24-pin PDIP (PC) | PDIP-40 (plastic DIP, 0.6 inch) |
| ماؤنٹنگ ٹائپ | Through-Hole (THT) | Through-hole DIP |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: operating temperature range] | 0C to +70C (commercial) |
| Speed Grade | -30 (30 ns tPD) | — |
| Programming Technology | EPROM (OTP in plastic package, UV-erasable in windowed package) | UV-erasable EPROM cell |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance status] | Non-compliant (contains lead, PDIP package) |
| پن کی تعداد | 24 | — |
| Macrocells | — | 24 |
| Usable Gates | — | ~450 |
| Pin-to-Pin Propagation Delay (tPD) | — | 30 ns |
| Maximum Counter Frequency (fCNT) | — | 33.3 MHz |
| Logic Inputs | — | 36 dedicated |
| I/O Pins | — | 12 bidirectional |
| Logic Array Blocks (LABs) | — | 4 |
| TTL Emulation | — | 100% TTL-compatible |
| Power Dissipation | — | [DATA_NEEDED: power dissipation mW] |