EPC1L20 vs EPC1LC20-WCEC52 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPC1L20 بذریعہ Altera اور EPC1LC20-WCEC52 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPC1L20 | EPC1LC20-WCEC52 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | Memory ICs | Memory ICs |
| لائف سائیکل کی حالت | فعال | Obsolete |
| میموری ٹائپ | OTP Configuration PROM (Flash) | OTP Configuration PROM (Anti-fuse) |
| میموری سائز | 1 Mbit | 1 Mbit (1,048,576 bits) |
| Configuration Clock (max) | 8 MHz | — |
| Flash Access Time | 90 ns (approx.) | — |
| Max Read Bandwidth | 160 Mbps (16-bit DQ bus) | — |
| انٹرفیس | Serial / FPP configuration + JTAG (IEEE 1149.1) | Serial (Altera FPP/PS configuration protocol) |
| سپلائی وولٹیج | 3.3 V (typical) | — |
| Programmability | One-Time Programmable (OTP) | One-Time Programmable (OTP) |
| پیکیج | 20-pin PLCC (9x9 mm) | 20-pin PLCC (J-lead, through-hole, 9x9 mm) |
| ماؤنٹنگ ٹائپ | Through-Hole / Socket | — |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: operating temperature range] | -40C to +85C (industrial) |
| JTAG / ISP Support | Yes (IEEE 1149.1) | — |
| Compatible FPGA Series | Stratix, Cyclone, APEX, FLEX, ACEX, LUT-based families | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS status] |
| Lead-Free | [DATA_NEEDED: lead-free status] | [DATA_NEEDED: lead-free status] |
| تنظیم | — | 212,942 x 1 bit |
| Configuration Clock (DCLK) | — | 8 MHz maximum |
| Supply Voltage (VCC) | — | 3.3 V |
| I/O Voltage Tolerance | — | 5.0 V (FPGA interface) |
| In-System Programmability | — | Yes (IEEE 1149.1 JTAG) |
| Package Mounting | — | Through-hole (also accepts PLCC socket) |
| Compatible FPGA Families | — | Cyclone, Stratix, APEX, ACEX, MAX series |
| Programming Interface | — | JTAG (IEEE Std 1149.1) ISP |
| پن کی تعداد | — | 20 |
| لائف سائیکل کی حالت | — | Obsolete (recommended replacement: EPCQ family or newer serial config devices) |