EPM3128ATI144-5N vs EPM3128ATC144-5N موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM3128ATI144-5N بذریعہ Altera اور EPM3128ATC144-5N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

Altera
EPM3128ATC144-5N EPM3128ATC144-5N - MAX 3000A 128-Macro 5ns CPLD | Altera

EPM3128ATC144-5N - MAX 3000A 128-Macro 5ns CPLD | Altera

EPM3128ATC144-5N ⚠ آخری بار خریداری

خصوصیات کا موازنہ

پیرامیٹر EPM3128ATI144-5N EPM3128ATC144-5N
برانڈ Altera Altera
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت NRND آخری بار خریداری
Family MAX 3000A MAX 3000A
Logic Gates 2,500 gates —
Macro Cells 128 —
User I/Os 96 —
Maximum Operating Frequency 192.3 MHz —
Pin-to-Pin Propagation Delay (tPD) 5.0 ns —
Supply Voltage (VCCINT) 3.0 V to 3.6 V (3.3 V nominal) —
I/O Standard LVCMOS / LVTTL (5.0 V tolerant inputs) —
Programming Interface JTAG (IEEE 1149.1 BST) - in-system —
Process Technology 0.30 um CMOS EEPROM —
Configuration Memory Non-volatile on-chip EEPROM —
پیکیج TQFP-144 (20x20 mm, 0.5 mm pitch) 144-pin TQFP (20x20 mm)
ماؤنٹنگ ٹائپ Surface Mount Surface Mount
آپریٹنگ درجہ حرارت -40C to +85C (industrial) 0C to 70C (Commercial)
MSL لیول 3 (168 hours) —
RoHS اسٹیٹس [DATA_NEEDED: RoHS status] Compliant (lead-free)
Lead-Free [DATA_NEEDED: lead-free status] —
Device Type — CPLD - Complex Programmable Logic Device
Logic Family — CMOS
Macrocells — 128
Usable Gates — 2500
User I/O — 96
Pin-to-Pin Logic Delay — 5 ns
Counter Frequency — up to 227.3 MHz
Supply Voltage (Core) — 3.3 V
I/O Logic Levels Supported — 5.0 V / 3.3 V / 2.5 V (MultiVolt)
In-System Programmability — Yes (3.3-V via JTAG)
JTAG Boundary Scan — IEEE Std 1149.1 compliant

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں