EPM3512AFC256C vs EPM3512AFC256-10 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM3512AFC256C بذریعہ Intel اور EPM3512AFC256-10 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Intel
EPM3512AFC256C - MAX 3000A CPLD, 512 Macrocells, 208 I/O | Altera
EPM3512AFC256C ⚠ آخری بار خریداری
خصوصیات کا موازنہ
| پیرامیٹر | EPM3512AFC256C | EPM3512AFC256-10 |
|---|---|---|
| برانڈ | Intel | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | آخری بار خریداری | NRND |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 512 | 512 |
| Logic Array Blocks (LABs) | 16 | 16 |
| Maximum User I/Os | 208 | — |
| Dedicated Input Pins | 12 | — |
| پیکیج | 256-ball FineLine BGA (FC) | 256-pin FBGA |
| آپریٹنگ درجہ حرارت | 0C to +70C (Commercial) | — |
| Speed Grade | C (per datasheet ordering code) | — |
| Configuration Technology | EEPROM (non-volatile, instant-on) | — |
| Core Voltage | 3.3 V | — |
| I/O Standards Supported | MultiVolt: 5.0 V, 3.3 V, 2.5 V | — |
| JTAG Support | IEEE 1149.1 Boundary Scan | — |
| PCI Compliance | PCI SIG Local Bus Specification Revision 2.2 | — |
| Programming | In-system programmable via JTAG | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance status] | unknown |
| ماؤنٹنگ ٹائپ | Surface Mount | Surface Mount |
| Usable Gates | — | 10,000 |
| Maximum I/O Pins | — | 208 |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| Maximum Counter Frequency | — | 87 MHz |
| Supply Voltage (VCCINT) | — | 3.3 V |
| I/O Voltage Tolerance | — | 5-V tolerant |
| Programmable Technology | — | CMOS EEPROM |
| In-System Programmability | — | Yes (IEEE Std. 1149.1 JTAG / IEEE Std. 1532) |
| آپریٹنگ درجہ حرارت رینج | — | [DATA_NEEDED: industrial/commercial operating temperature range] |
| پن کی تعداد | — | 256 |
| Architecture | — | MAX (Multiple Array matriX) EEPROM-based |