EPM3512AQC208-15N vs EPM3512AQC208-7 موازنہ

تفصیلی ساتھ ساتھ موازنہ از EPM3512AQC208-15N بذریعہ Altera اور EPM3512AQC208-7 بذریعہ Intel. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔

Altera
EPM3512AQC208-15N EPM3512AQC208-15N - 512-Macro CPLD MAX 3000A PQFP-208 | Altera

EPM3512AQC208-15N - 512-Macro CPLD MAX 3000A PQFP-208 | Altera

EPM3512AQC208-15N ⚠ آخری بار خریداری

خصوصیات کا موازنہ

پیرامیٹر EPM3512AQC208-15N EPM3512AQC208-7
برانڈ Altera Intel
زمرہ FPGA & CPLD FPGA & CPLD
لائف سائیکل کی حالت آخری بار خریداری NRND
Family MAX 3000A MAX 3000A
Device Type CPLD - Complex Programmable Logic Device CPLD (Complex Programmable Logic Device)
Macro Cells 512 —
Logic Array Blocks (LABs) 16 —
Maximum User I/O Pins 172 —
Typical Usable Gates 12,000 —
Number of Logic Elements 512 —
Pin-to-Pin Delay (tPD) 15 ns —
Operating Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 2.5 V / 3.3 V (MultiVolt) —
Programmable I/O Standards LVTTL, LVCMOS, PCI (with external resistor) —
In-System Programmability Yes (IEEE Std. 1532 compliant) —
Configuration Memory EEPROM (non-volatile) —
JTAG Support Yes (BST/Boundary-Scan Test) —
پیکیج PQFP-208 (QC208) 208-Pin PQFP (FQFP, gull-wing)
ماؤنٹنگ ٹائپ Surface Mount —
آپریٹنگ درجہ حرارت 0C to +70C (commercial) 0 C to +70 C (commercial)
RoHS اسٹیٹس [DATA_NEEDED: RoHS status] Compliant
Macrocells — 512
Usable Gates — 10,000
Propagation Delay (tPD) — 7.5 ns
Counter Frequency (fCNT) — 116.3 MHz
User I/Os — 172
Logic Elements / LEs — N/A (CPLD macrocell architecture)
Supply Voltage (VCCINT) — 3.3 V
I/O Standards Supported — 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O)
Programming — In-System Programmable via JTAG (IEEE Std. 1532)
Process Technology — CMOS EEPROM, 0.30 um
Lead-Free — Yes

Datasheets اور وسائل

تمام مصنوعات براؤز کریں BOM بنائیں قیمت کی درخواست کریں