EPM5192GM883B-2 vs EPM5192JC-2 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM5192GM883B-2 بذریعہ Altera اور EPM5192JC-2 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM5192GM883B-2 | EPM5192JC-2 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | NRND | Obsolete |
| Family | MAX 5000 | — |
| Device Type | CPLD (Complex Programmable Logic Device), UV-erasable | — |
| Macrocells | 192 | 192 |
| Propagation Delay (tPD) | 45 ns (-2 speed grade) | 45 ns |
| Maximum Internal Clock Frequency | 33.3 MHz | — |
| Supply Voltage (VCC, nominal) | 5 V | — |
| Technology | 5 V CMOS | — |
| Dedicated Inputs | 7 | 7 |
| User I/O Pins | 64 | 64 |
| پیکیج | 84-pin Ceramic Pin Grid Array (CPGA), code S-CPGA-P84 | 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed) |
| Package Outline | 28.45 mm square (approx.) | — |
| Military Screening | MIL-STD-883 (per '883' suffix) | — |
| ماؤنٹنگ ٹائپ | Through-hole PGA socket | Surface Mount |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: operating temperature range] | — |
| RoHS اسٹیٹس | non_compliant (ceramic CPGA with MIL-STD-883 screening) | [DATA_NEEDED: RoHS compliance] |
| JEDEC Package Code | S-CPGA-P84 | — |
| Device Family | — | MAX 5000 |
| Product Type | — | UV-erasable Programmable Logic Device (PLD) |
| Logic Array Blocks (LABs) | — | 12 |
| Interconnect | — | Programmable Interconnect Array (PIA) |
| External Clock Inputs | — | 1 |
| زیادہ سے زیادہ کلاک فریکوئنسی | — | 40 MHz |
| Process Technology | — | CMOS |
| Number of Terminals | — | 84 |
| Programming Method | — | UV-erase / EPROM |
| آپریٹنگ درجہ حرارت رینج | — | [DATA_NEEDED: operating temperature range] |