EPM5192JC-ES vs EPM5192JC-2 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM5192JC-ES بذریعہ Intel اور EPM5192JC-2 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM5192JC-ES | EPM5192JC-2 |
|---|---|---|
| برانڈ | Intel | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Device Family | MAX 5000 | MAX 5000 |
| Device Type | CPLD (EPLD) | — |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 12 | 12 |
| Interconnect | Programmable Interconnect Array (PIA) | Programmable Interconnect Array (PIA) |
| Configuration Memory | EPROM (UV-erasable, one-time programmable for JC-ES) | — |
| پیکیج | 84-pin PLCC (J-lead, CQCC, JEDEC S-CQCC-J84) | 84-pin CQCC (Ceramic Quad Flat Pack, J-lead, windowed) |
| ماؤنٹنگ ٹائپ | Surface Mount | Surface Mount |
| Technology | CMOS | — |
| Programming | Altera MAX+PLUS II or compatible programmer | — |
| آپریٹنگ درجہ حرارت | [DATA_NEEDED: operating temperature range for ES grade] | — |
| سپلائی وولٹیج | [DATA_NEEDED: VCC nominal] | — |
| User I/O Pins | [DATA_NEEDED: user I/O count for JC-ES in PLCC-84] | 64 |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS compliance] |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| MSL لیول | [DATA_NEEDED: MSL rating] | — |
| Note | Datasheet source: Altera MAX 5000 family document, 52 pages | — |
| Product Type | — | UV-erasable Programmable Logic Device (PLD) |
| Dedicated Inputs | — | 7 |
| External Clock Inputs | — | 1 |
| Propagation Delay (tPD) | — | 45 ns |
| زیادہ سے زیادہ کلاک فریکوئنسی | — | 40 MHz |
| Process Technology | — | CMOS |
| Number of Terminals | — | 84 |
| Programming Method | — | UV-erase / EPROM |
| آپریٹنگ درجہ حرارت رینج | — | [DATA_NEEDED: operating temperature range] |