EPM5192JI vs EPM5192LI-1 موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM5192JI بذریعہ Altera اور EPM5192LI-1 بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
خصوصیات کا موازنہ
| پیرامیٹر | EPM5192JI | EPM5192LI-1 |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | NRND |
| Family | MAX 5000 | MAX 5000 |
| Device Type | EPLD (UV-erasable CMOS Programmable Logic Device) | EPLD (UV-Erasable/OTP Complex PLD) |
| Macrocells | 192 | 192 |
| Logic Array Blocks (LABs) | 12 | — |
| User I/O Pins | 64 | [DATA_NEEDED: user I/O count for JLCC variant] |
| Dedicated Inputs | 7 | — |
| Propagation Delay (tpd) | 55 ns | — |
| سپلائی وولٹیج | 4.75 V to 5.25 V (nominal 5 V) | 5 V |
| Technology | CMOS EPROM, UV-erasable | — |
| پیکیج | 84-pin PLCC (windowed, J-suffix ceramic) | — |
| آپریٹنگ درجہ حرارت | -40 C to +125 C (industrial, I-suffix) | [DATA_NEEDED: industrial vs military range] |
| ماؤنٹنگ ٹائپ | Surface Mount (PLCC socket recommended for UV erasure) | Surface Mount (JLCC with J-leads) |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS status - pre-2010 part, likely non-compliant] | [DATA_NEEDED: RoHS status of ceramic LI variant] |
| Programming Method | Altera MAX 5000 programming algorithm (device programmer) | — |
| Erasure Method | UV exposure through windowed package | — |
| Usable Gates | — | 3,750 |
| Maximum Toggle Frequency | — | 40 MHz |
| Propagation Delay (tPD) | — | [DATA_NEEDED: tPD in ns at -1 grade] |
| Package Type | — | JLCC (windowed, ceramic, UV-erasable) |
| Process Technology | — | CMOS EPROM, UV-erasable |
| Speed Grade | — | -1 |
| پن کی تعداد | — | [DATA_NEEDED: pin count of LI package] |
| MSL لیول | — | [DATA_NEEDED: MSL level] |
| Lead Free | — | [DATA_NEEDED: lead-free] |
| Programmable Interconnect | — | Programmable Interconnect Array (PIA) |
| Architecture | — | EEPROM/EPROM-based, non-volatile, instant-on |