EPM5192JI vs EPM5192LI-1 So sánh

So sánh chi tiết song song của EPM5192JI bằng Altera và EPM5192LI-1 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPM5192JI EPM5192LI-1
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Family MAX 5000 MAX 5000
Device Type EPLD (UV-erasable CMOS Programmable Logic Device) EPLD (UV-Erasable/OTP Complex PLD)
Macrocells 192 192
Logic Array Blocks (LABs) 12 —
User I/O Pins 64 [DATA_NEEDED: user I/O count for JLCC variant]
Dedicated Inputs 7 —
Propagation Delay (tpd) 55 ns —
Điện áp cung cấp 4.75 V to 5.25 V (nominal 5 V) 5 V
Technology CMOS EPROM, UV-erasable —
Hộp 84-pin PLCC (windowed, J-suffix ceramic) —
Nhiệt độ hoạt động -40 C to +125 C (industrial, I-suffix) [DATA_NEEDED: industrial vs military range]
Kiểu lắp đặt Surface Mount (PLCC socket recommended for UV erasure) Surface Mount (JLCC with J-leads)
Trạng thái RoHS [DATA_NEEDED: RoHS status - pre-2010 part, likely non-compliant] [DATA_NEEDED: RoHS status of ceramic LI variant]
Programming Method Altera MAX 5000 programming algorithm (device programmer) —
Erasure Method UV exposure through windowed package —
Usable Gates — 3,750
Maximum Toggle Frequency — 40 MHz
Propagation Delay (tPD) — [DATA_NEEDED: tPD in ns at -1 grade]
Package Type — JLCC (windowed, ceramic, UV-erasable)
Process Technology — CMOS EPROM, UV-erasable
Speed Grade — -1
Số chân — [DATA_NEEDED: pin count of LI package]
Cấp MSL — [DATA_NEEDED: MSL level]
Lead Free — [DATA_NEEDED: lead-free]
Programmable Interconnect — Programmable Interconnect Array (PIA)
Architecture — EEPROM/EPROM-based, non-volatile, instant-on

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá