EPM7256AEQC208-5N vs EPM7256AETC100-10N موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM7256AEQC208-5N بذریعہ Altera اور EPM7256AETC100-10N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Altera
EPM7256AETC100-10N - 256-Macro MAX 7000A CPLD, 10ns, TQFP-100 | Intel (Altera)
EPM7256AETC100-10N Obsoleteخصوصیات کا موازنہ
| پیرامیٹر | EPM7256AEQC208-5N | EPM7256AETC100-10N |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | Obsolete |
| Family | MAX 7000A | MAX 7000A |
| Logic Family / Base Technology | CMOS, EEPROM-based | — |
| Usable Gates | 5,000 | 5,000 |
| Macrocells | 256 | — |
| User I/Os | 164 | — |
| Dedicated Inputs | 16 | 4 (global clock / clear / OE) |
| پنز کی تعداد | 208 | — |
| پیکیج | 208-pin PQFP (Plastic Quad Flat Pack) | 100-pin TQFP |
| Supply Voltage (VCCINT) | 3.3 V | — |
| Maximum Internal Frequency | 172.4 MHz | — |
| Pin-to-Pin Propagation Delay (tPD) | 5.5 ns | — |
| Speed Grade | -5 | — |
| آپریٹنگ درجہ حرارت | 0 C to +70 C (Commercial) | — |
| Programming Interface | JTAG (IEEE Std. 1149.1) / ISP | — |
| ماؤنٹنگ ٹائپ | Surface Mount | Surface Mount |
| RoHS اسٹیٹس | unknown | [DATA_NEEDED: not confirmed in provided data] |
| MSL لیول | [DATA_NEEDED: MSL Level] | — |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Macro Cells | — | 256 |
| Maximum User I/Os | — | 84 |
| Logic Elements / LABs | — | 16 Logic Array Blocks |
| Pin-to-Pin Logic Delay | — | 10 ns |
| Maximum Operating Frequency | — | 125 MHz |
| Supply Voltage (Core) | — | 3.3 V |
| MultiVolt I/O Support | — | 2.5 V / 3.3 V / 5.0 V |
| Programmability | — | EEPROM, in-system via JTAG (IEEE 1149.1) |
| آپریٹنگ درجہ حرارت رینج | — | 0C to +70C (commercial) [DATA_NEEDED: explicit grade from datasheet] |
| Process Technology | — | 0.30 µm EEPROM |
| Lead-Free / Pb-Free | — | [DATA_NEEDED: not confirmed in provided data] |