EPM9560ELI84-20 vs EPM9560GC280-20N موازنہ
تفصیلی ساتھ ساتھ موازنہ از EPM9560ELI84-20 بذریعہ Altera اور EPM9560GC280-20N بذریعہ Altera. اہم خصوصیات، برقی پیرامیٹرز، پیکیجنگ، لائف سائیکل اسٹیٹس، قیمتوں اور دستیابی کا موازنہ کریں تاکہ آپ کی ڈیزائن ضروریات کے لیے بہترین کمپوننٹ کا تعین ہو سکے۔
Altera
EPM9560ELI84-20 - MAX 9000 6k-Gate EPLD, 84-Pin PLCC | Intel / Altera
EPM9560ELI84-20 Obsolete
خصوصیات کا موازنہ
| پیرامیٹر | EPM9560ELI84-20 | EPM9560GC280-20N |
|---|---|---|
| برانڈ | Altera | Altera |
| زمرہ | FPGA & CPLD | FPGA & CPLD |
| لائف سائیکل کی حالت | Obsolete | NRND |
| Family | MAX 9000 | MAX 9000 |
| Architecture | Multiple Array MatriX (MAX) - EEPROM-based | Multiple Array MatriX (MAX), 3rd generation |
| Usable Gates | 6,000 | 6,000 to 12,000 |
| Macrocells | 560 | 560 |
| Logic Array Blocks (LABs) | 16 | — |
| Maximum User I/O | 212 (package-dependent) | — |
| Flip-Flops | 212 | — |
| Pin-to-Pin Propagation Delay | 20 ns | — |
| Speed Grade | -20 | — |
| Supply Voltage (VCC) | 5.0 V | 4.75 V to 5.25 V |
| In-System Programmability | 5.0 V ISP via IEEE 1149.1 JTAG | Yes (5.0-V ISP via IEEE 1149.1 JTAG) |
| I/O Standards | 5.0 V, 3.3 V, 2.5 V (multiVolt I/O) | — |
| پیکیج | 84-pin PLCC | 280-pin CPGA (Ceramic Pin Grid Array) |
| ماؤنٹنگ ٹائپ | Through-Hole / Socket | — |
| RoHS اسٹیٹس | [DATA_NEEDED: RoHS status] | [DATA_NEEDED] |
| Process Technology | CMOS EEPROM | — |
| آپریٹنگ درجہ حرارت | -40C to +85C (industrial) | [DATA_NEEDED: industrial/commercial grade] |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| Technology | — | CMOS EEPROM-based |
| User I/O Pins | — | 212 |
| Pin-to-Pin Delay (tPD) | — | 20 ns |
| Maximum Counter Frequency | — | 144 MHz |
| I/O Voltage | — | 3.3 V or 5 V (configurable) |
| Configuration Memory | — | EEPROM (non-volatile, instant-on) |
| PCI Compliance | — | Yes |