ADC32J44IRGZ25 vs ADS62P48IRGC25 So sánh
So sánh chi tiết song song của ADC32J44IRGZ25 bằng Texas Instruments và ADS62P48IRGC25 bằng Texas Instruments. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Texas Instruments
ADC32J44IRGZ25 - Dual 14-Bit 125MSPS ADC w/ JESD204B | TI
ADC32J44IRGZ25 ✓ Hoạt độngTexas Instruments
ADS62P48IRGC25 - Dual 14-Bit 210MSPS ADC | Texas Instruments
ADS62P48IRGC25 ✓ Hoạt độngSo sánh thông số kỹ thuật
| Tham số | ADC32J44IRGZ25 | ADS62P48IRGC25 |
|---|---|---|
| Thương hiệu | Texas Instruments | Texas Instruments |
| Danh mục | ADC/DAC | ADC/DAC |
| Trạng thái vòng đời | Hoạt động | Hoạt động |
| Manufacturer | Texas Instruments | — |
| Series | ADC32J4x | — |
| Number of Channels | 2 | 2 (Dual) |
| Độ phân giải | 14 bit | 14 bit |
| Sampling Rate (max) | 125 MSPS | — |
| Architecture | Pipelined | Pipelined |
| Input Type | Differential | Differential analog inputs |
| Data Interface | JESD204B | — |
| Number of Lanes | Up to 2 | — |
| Max Lane Rate | 3.125 Gbps | — |
| Supply Voltage (Analog) | 1.8 V | — |
| Supply Voltage (Digital) | 1.8 V | — |
| Power Consumption | 227 mW/Ch at 160 MSPS | — |
| SNR | 72.2 dBFS at fIN = 70 MHz | — |
| SFDR | 87 dBc at fIN = 70 MHz | — |
| Channel Isolation | 105 dB | — |
| Nhiệt độ hoạt động | -40C to +85C (Industrial) | — |
| Hộp | 48-VQFN (7x7 mm) | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount |
| Trạng thái RoHS | Compliant | Compliant |
| Sample Rate (max) | — | 210 MSPS |
| Output Interface | — | DDR LVDS / Parallel CMOS (selectable) |
| Analog Supply Voltage | — | 1.8 V |
| Digital Supply Voltage | — | 3.3 V |
| Khoảng nhiệt độ hoạt động | — | -40 C to +85 C (Industrial) |
| Hộp / Vỏ | — | 64-VQFN (RGC) 9x9 mm (HVQCCN) |
| Số chân | — | 64 |
| Cấp MSL | — | 3 |
| Lead Free | — | Yes |
| Input Clock Type | — | LVDS differential clock |
| Internal Dither | — | Yes (programmable) |
| Programmable Gain | — | Yes (improves SFDR at lower FS inputs) |