EP1810GI-45 vs EP1810JC-25 So sánh
So sánh chi tiết song song của EP1810GI-45 bằng Altera và EP1810JC-25 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1810GI-45 | EP1810JC-25 |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Device Type | UV Erasable Programmable Logic Device (EPLD) | — |
| Family | Altera Classic EPLD | Altera/Intel Classic EPLD (EP1810 series) |
| Macrocells | 24 | 48 |
| Flip-Flops | 48 | — |
| Propagation Delay (tpd) | 45 ns | — |
| Speed Grade | -45 | — |
| Technology | CMOS | CMOS, UV-erasable (windowed ceramic DIP) |
| Package Type | Ceramic Pin Grid Array with UV window | — |
| Số chân | 68 | — |
| Kiểu lắp đặt | Through-Hole | Through-hole |
| Programmable | Yes (UV-erasable, electrically programmable) | — |
| Trạng thái RoHS | Non-compliant (ceramic PGA) | [DATA_NEEDED: RoHS compliance status] |
| Lead-Free | No | — |
| Nhiệt độ hoạt động | [DATA_NEEDED: operating temperature range] | -40 °C to 85 °C (industrial, per distributor listings) |
| Điện áp cung cấp | [DATA_NEEDED: VCC range] | — |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Propagation Delay (tPD) | — | 25 ns |
| Maximum Toggle Frequency | — | [DATA_NEEDED: max fMAX] |
| Input Lines | — | 60 (including I/O) |
| I/O Lines | — | 48 |
| Dedicated Inputs | — | 12 |
| External Clock Inputs | — | 4 |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V |
| Hộp | — | 28-pin ceramic DIP (J) with quartz window |
| Erasure Method | — | UV light (windowed package) |
| Trạng thái vòng đời | — | NRND (Not Recommended for New Designs) |