EP1810GI-45 vs EP1810JM-45 So sánh
So sánh chi tiết song song của EP1810GI-45 bằng Altera và EP1810JM-45 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1810GI-45 | EP1810JM-45 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Device Type | UV Erasable Programmable Logic Device (EPLD) | — |
| Family | Altera Classic EPLD | — |
| Macrocells | 24 | 48 |
| Flip-Flops | 48 | — |
| Propagation Delay (tpd) | 45 ns | 45 ns (max, -45 speed grade) |
| Speed Grade | -45 | — |
| Technology | CMOS | CMOS, UV-EPROM configuration |
| Package Type | Ceramic Pin Grid Array with UV window | JLCC-68 (ceramic J-leaded chip carrier) |
| Số chân | 68 | 68 |
| Kiểu lắp đặt | Through-Hole | Surface Mount (J-lead) |
| Programmable | Yes (UV-erasable, electrically programmable) | — |
| Trạng thái RoHS | Non-compliant (ceramic PGA) | [DATA_NEEDED: RoHS status - legacy mil-spec part] |
| Lead-Free | No | — |
| Nhiệt độ hoạt động | [DATA_NEEDED: operating temperature range] | -55 C to +125 C (military grade) |
| Điện áp cung cấp | [DATA_NEEDED: VCC range] | — |
| Device Family | — | Classic EPLD (EP1810 series) |
| Usable Gates | — | ~900 gates |
| Supply Voltage (VCC) | — | 4.5 V to 5.5 V |
| Package Code | — | JM (windowed ceramic, UV-erasable) |
| I/O Compatibility | — | CMOS / TTL |
| Configuration Method | — | JEDEC fuse map, EPROM programmer |
| Programming Technology | — | UV-erasable EPROM (non-volatile, instant-on) |
| Logic Type | — | EPLD / PLD (programmable logic device) |
| Cấp MSL | — | [DATA_NEEDED: MSL level] |