EP1810JM-45 vs EP1810GI-45 So sánh
So sánh chi tiết song song của EP1810JM-45 bằng Altera và EP1810GI-45 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1810JM-45 | EP1810GI-45 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Device Family | Classic EPLD (EP1810 series) | — |
| Macrocells | 48 | 24 |
| Usable Gates | ~900 gates | — |
| Propagation Delay (tpd) | 45 ns (max, -45 speed grade) | 45 ns |
| Supply Voltage (VCC) | 4.5 V to 5.5 V | — |
| Technology | CMOS, UV-EPROM configuration | CMOS |
| Package Type | JLCC-68 (ceramic J-leaded chip carrier) | Ceramic Pin Grid Array with UV window |
| Package Code | JM (windowed ceramic, UV-erasable) | — |
| Số chân | 68 | 68 |
| Nhiệt độ hoạt động | -55 C to +125 C (military grade) | [DATA_NEEDED: operating temperature range] |
| I/O Compatibility | CMOS / TTL | — |
| Configuration Method | JEDEC fuse map, EPROM programmer | — |
| Programming Technology | UV-erasable EPROM (non-volatile, instant-on) | — |
| Kiểu lắp đặt | Surface Mount (J-lead) | Through-Hole |
| Logic Type | EPLD / PLD (programmable logic device) | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status - legacy mil-spec part] | Non-compliant (ceramic PGA) |
| Cấp MSL | [DATA_NEEDED: MSL level] | — |
| Device Type | — | UV Erasable Programmable Logic Device (EPLD) |
| Family | — | Altera Classic EPLD |
| Flip-Flops | — | 48 |
| Speed Grade | — | -45 |
| Programmable | — | Yes (UV-erasable, electrically programmable) |
| Lead-Free | — | No |
| Điện áp cung cấp | — | [DATA_NEEDED: VCC range] |