EP1810LC-20 vs EP1810LC-20T So sánh
So sánh chi tiết song song của EP1810LC-20 bằng Intel và EP1810LC-20T bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1810LC-20 | EP1810LC-20T |
|---|---|---|
| Thương hiệu | Intel | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | Classic EPLD | Altera Classic EPLD |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Usable Gates | 900 | 900 gates |
| Macrocells | 48 | 48 |
| Maximum Operating Frequency | 50 MHz | — |
| Propagation Delay (tPD) | 20 ns | — |
| Điện áp cung cấp | 5 V (4.75 V to 5.25 V) | — |
| Technology | CMOS EPROM | — |
| Programmability | UV-Erasable / OTP | — |
| Dedicated Inputs | 12 | — |
| Hộp | 68-pin PLCC | — |
| Package Suffix | LC (PLCC, windowed for UV erase on L variant) | — |
| Speed Grade | 20 ns (commercial) | — |
| Nhiệt độ hoạt động | 0C to +70C (commercial) | 0C to +70C (commercial) |
| Kiểu lắp đặt | Surface Mount | Surface Mount (socket-compatible) |
| Trạng thái RoHS | [DATA_NEEDED: rohs status] | Non-compliant (legacy 5V PLCC) |
| Product Type | — | CPLD (Complex Programmable Logic Device) |
| Logic Array Blocks (LABs) | — | 4 x 12 macrocells |
| Maximum Toggle Frequency | — | 50 MHz |
| Pin-to-Pin Logic Delay (tPD) | — | 20 ns |
| Supply Voltage (VCC) | — | 5 V |
| Package Type | — | PLCC-68 (J-lead) |
| Configuration Memory | — | On-chip EEPROM (non-volatile) |
| Programming Interface | — | JTAG (IEEE 1149.1) and Altera Master/Slave serial |
| Shipping Format | — | Tape & Reel ("T" suffix) |