EP1810LC-25 vs EP1810LC-45 So sánh

So sánh chi tiết song song của EP1810LC-25 bằng Altera và EP1810LC-45 bằng Rochester Electronics. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP1810LC-25 EP1810LC-45
Thương hiệu Altera Rochester Electronics
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Product Family Altera Classic EPLD —
Part Number EP1810LC-25 —
Macrocells 48 —
Propagation Delay (tPD) 25 ns —
Dedicated Inputs 12 —
I/O Pins 48 —
External Clock Inputs 4 —
Supply Voltage (VCC) 5 V (TTL-compatible) —
Operating Mode Turbo-only (no slow-power mode) —
Hộp 68-pin JLCC (J-leaded ceramic chip carrier) 68-pin PLCC (J-lead)
Package Code LC = 68-pin JLCC —
Kiểu lắp đặt Surface Mount Surface Mount (PLCC socket compatible)
Technology CMOS EPLD (erasable programmable logic device) —
Programmable Interconnect Global + Local buses —
Programming Method Altera Classic programmer + MAX+PLUS II legacy flow —
Trạng thái vòng đời Obsolete (legacy Altera Classic family) —
Trạng thái RoHS [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet] [DATA_NEEDED: RoHS status of Rochester-sourced part]
Nhiệt độ hoạt động [DATA_NEEDED: temperature grade for LC package] 0 °C to +70 °C (commercial)
Family — Altera Classic EPLD
Device Type — EPLD (Erasable Programmable Logic Device)
Usable Gates — 900
Macro Cells — 48
Maximum Inputs — 64
Maximum Outputs — 48
Logic Array Blocks — 4
Propagation Delay (tpd) — 45 ns
Maximum Operating Frequency — 22.2 MHz
Supply Voltage (Vcc) — 5 V (±5%)
Process Technology — 5 V CMOS EPROM
Lead-Free — [DATA_NEEDED: lead-free finish]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá