EP1810LI-25 vs EP1810LC-25T So sánh
So sánh chi tiết song song của EP1810LI-25 bằng Altera và EP1810LC-25T bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1810LI-25 | EP1810LC-25T |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Family | Altera Classic EPLD | Altera Classic EP1810 |
| Device Type | EPLD (Erasable Programmable Logic Device), UV-erasable / OTP | EPLD (Erasable/OTP Complex PLD) |
| Macrocells | 48 | 48 (4 quadrants x 12 macrocells) |
| Usable Gates | 900 | Approx. 900 |
| Propagation Delay (tPD) | 25 ns | 25 ns |
| Maximum Counter Frequency | 40 MHz | — |
| Supply Voltage (VCC) | 4.5 V to 5.5 V (nominal 5 V) | 5 V nominal |
| I/O Pins | 48 | — |
| Dedicated Inputs | 12 | 16 |
| Global Clock Inputs | 4 | — |
| Interconnect | Programmable global and local buses | — |
| Hộp | 68-pin PLCC (J68, J-Lead) | 28-pin J-lead PLCC (Plastic Leaded Chip Carrier) |
| JESD-30 Package Code | S-PQCC-J68 | — |
| Process Technology | CMOS | — |
| Operating Temperature (Industrial 'I' suffix) | -40 C to +85 C | — |
| Programming Mode | EPROM/UV-erasable (windowed) and OTP | — |
| Development Tool | Altera MAX+PLUS II | — |
| Trạng thái RoHS | unknown | [DATA_NEEDED: RoHS status - confirm with manufacturer] |
| Lead-Free Status | unknown | — |
| Bidirectional I/O Pins | — | 48 |
| External Clocks | — | 4 |
| Nhiệt độ hoạt động | — | 0 °C to +70 °C (commercial) |
| Kiểu lắp đặt | — | Surface Mount |
| Technology | — | CMOS, UV-erasable / OTP |
| I/O Standard | — | TTL-compatible 5 V |
| Programming Tool | — | Altera MAX+PLUS II / Quartus Classic |