EP1810LI-35 vs EP1830-20CFN So sánh
So sánh chi tiết song song của EP1810LI-35 bằng Altera và EP1830-20CFN bằng Texas Instruments. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1810LI-35 | EP1830-20CFN |
|---|---|---|
| Thương hiệu | Altera | Texas Instruments |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Manufacturer | Rochester Electronics, LLC (original Altera design) | — |
| Part Family | Altera Classic EPLD | — |
| Device Type | Erasable Programmable Logic Device (EPLD) | Erasable Programmable Logic Device (EPLD) |
| Macrocells | 48 | — |
| Propagation Delay (tPD) | 35 ns | 22 ns |
| Speed Grade | 35 (slowest in EP1810L family) | -20 |
| Hộp | 68-pin PLCC (J-Lead, plastic) | PLCC-68 (QCCJ, J-lead) |
| Pin/Package Code | PLCC-68 / PQCC68 | — |
| Technology | CMOS, UV-erasable EPROM configuration cell | CMOS EPROM |
| Điện áp cung cấp | 5 V (TTL-compatible I/O) | — |
| Nhiệt độ hoạt động | -40 C to +85 C (industrial, 'I' suffix) | — |
| Kiểu lắp đặt | Surface Mount (PLCC socket compatible) | — |
| JTAG Boundary Scan | IEEE 1149.1 compliant | — |
| Logic Elements | Logic Array Blocks (LABs) connected via Programmable Interconnect Array (PIA) | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS status] |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Cấp MSL | [DATA_NEEDED: MSL rating] | — |
| Macrocell Count | — | 48 |
| Maximum Supply Voltage | — | 5.25 V |
| I/O Pins | — | 48 |
| Dedicated Inputs | — | 12 |
| Terminal Pitch | — | 1.27 mm |
| Terminal Form | — | J-Bend |
| Package Code | — | QCCJ |
| Package Shape | — | Square |
| Operating Temperature Grade | — | Commercial (0C to 70C) |
| Typical Operating Current | — | 20 mA at 1 MHz |
| Maximum Counter Frequency | — | 50 MHz (4 x 12-bit counters) |
| Configuration Memory | — | Non-volatile EPROM (UV-erasable) |