EP1S10F672I7N vs EP1S10F672C7 So sánh
So sánh chi tiết song song của EP1S10F672I7N bằng Intel và EP1S10F672C7 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1S10F672I7N | EP1S10F672C7 |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Lần mua cuối | Obsolete |
| Family | Stratix | Stratix |
| Logic Elements | 10,570 | 10,570 |
| Logic Array Blocks (LABs) | 1,057 | — |
| User I/Os | 345 | 345 |
| Process Technology | 130 nm CMOS | 130 nm CMOS |
| Core Supply Voltage | 1.5 V | — |
| Maximum Internal Frequency | 420.17 MHz | — |
| Nhiệt độ hoạt động | 0C to 85C | 0 C to 85 C (Commercial) |
| Hộp | 672-ball FineLine BGA, 35 x 35 mm, 1.27 mm pitch | 672-pin FBGA (FineLine BGA) |
| Logic Family | CMOS | — |
| Embedded Memory | 920 Kbits (TriMatrix) | 920,448 bits |
| DSP Blocks | Yes (dedicated) | — |
| Configuration Interface | Active Serial / Passive Serial / JTAG | — |
| JTAG Support | IEEE 1149.1 boundary-scan | — |
| Speed Grade | I7 (industrial, -7 speed bin) | — |
| Cấp MSL | 3 (per JEDEC J-STD-020, typical for BGA of this era) | — |
| Kiểu lắp đặt | Surface Mount (BGA) | Surface Mount |
| Trạng thái RoHS | [DATA_NEEDED: per Intel PDN] | unknown |
| Package Dimensions | — | 35 x 35 mm, 1.27 mm pitch |
| Core Voltage (VCCINT) | — | 1.5 V |
| Logic Cells | — | 10,570 |
| LABs (Logic Array Blocks) | — | 1,057 |
| I/O Standards | — | LVTTL, LVCMOS, LVDS, SSTL, HSTL |
| Configuration Mode | — | JTAG, Passive Serial, Active Serial |