EP1S20F672C6 vs EP1S20F672I7 So sánh
So sánh chi tiết song song của EP1S20F672C6 bằng Altera và EP1S20F672I7 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP1S20F672C6 | EP1S20F672I7 |
|---|---|---|
| Thương hiệu | Altera | Intel |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Lần mua cuối |
| Manufacturer | Altera (now Intel) | — |
| Series | Stratix | — |
| Family | Stratix (first generation) | Stratix (first generation) |
| Process Technology | 0.13 µm CMOS | — |
| Logic Elements (LEs) | 18,460 | 18,460 |
| Logic Array Blocks (LABs) | 1,846 | — |
| Embedded Memory Bits | 1,669,248 | — |
| Maximum User I/Os | 426 | 426 |
| Hộp | 672-ball FineLine BGA | 672-BBGA (FineLine BGA), 35 x 35 mm, 1.27 mm pitch |
| Package Code | F672 | — |
| Speed Grade | C6 | — |
| Nhiệt độ hoạt động | 0°C to +85°C (Commercial) | -40C to +85C (industrial grade, I7 suffix) |
| Điện áp cung cấp | Core 1.5 V, I/O programmable | — |
| Kiểu lắp đặt | Surface Mount | Surface Mount (BGA) |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance status] | unknown |
| Maximum RAM Bits | — | 1,669,248 |
| DSP Blocks | — | [DATA_NEEDED: exact DSP block count] |
| Supply Voltage (VCCINT core) | — | 1.5 V |
| Logic Family | — | CMOS |
| Configuration Modes | — | Passive Serial, Passive Parallel, JTAG |
| Number of Pins / Balls | — | 672 |
| Clock Management PLLs | — | [DATA_NEEDED: PLL count] |
| Lead-Free / Finish | — | SnPb (e0 per Partstack datasheet extract) |
| Cấp MSL | — | unknown |
| Status | — | Last Time Buy (per distributor notices) |