EP1S20F672C7N vs EP1S20F672I7 So sánh

So sánh chi tiết song song của EP1S20F672C7N bằng Intel và EP1S20F672I7 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP1S20F672C7N EP1S20F672I7
Thương hiệu Intel Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Lần mua cuối
Series Stratix (first generation) —
Family Stratix Stratix (first generation)
Logic Elements (LEs) 18,460 18,460
Logic Cells 18,460 —
Configurable Logic Blocks (CLBs) 2,132 —
Embedded Memory (TriMatrix) 1,669,248 bits (426 Kbit total) —
DSP Blocks 56 (dedicated 18x18 multipliers) [DATA_NEEDED: exact DSP block count]
Maximum User I/O 586 —
I/O Banks [DATA_NEEDED: I/O bank count] —
PLLs Up to 12 —
Maximum Operating Frequency 420.17 MHz —
Core Voltage 1.5 V —
Process Technology 130 nm CMOS —
Hộp 672-FBGA (FineLine BGA) 672-BBGA (FineLine BGA), 35 x 35 mm, 1.27 mm pitch
Package Body Size 35 mm x 35 mm —
Ball Pitch 1.27 mm —
Nhiệt độ hoạt động 0°C to +85°C (commercial) -40C to +85C (industrial grade, I7 suffix)
Speed Grade C7 (-7) —
Kiểu lắp đặt Surface Mount Surface Mount (BGA)
Lead-Free / RoHS Yes (lead-free finish, RoHS compliant) —
Configuration Modes PS, PPS, FPP, JTAG Passive Serial, Passive Parallel, JTAG
Cấp MSL [DATA_NEEDED: moisture sensitivity level] unknown
Maximum RAM Bits — 1,669,248
Maximum User I/Os — 426
Supply Voltage (VCCINT core) — 1.5 V
Logic Family — CMOS
Number of Pins / Balls — 672
Clock Management PLLs — [DATA_NEEDED: PLL count]
Trạng thái RoHS — unknown
Lead-Free / Finish — SnPb (e0 per Partstack datasheet extract)
Status — Last Time Buy (per distributor notices)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá