EP1S40B956C6N vs EP1S30B956C6 So sánh

So sánh chi tiết song song của EP1S40B956C6N bằng Intel và EP1S30B956C6 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP1S40B956C6N EP1S30B956C6
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Series Stratix —
Family Altera Stratix (1st generation) Stratix
Process Technology 0.13 µm CMOS 130 nm CMOS
Logic Elements (LEs) 41,250 32,470
Logic Array Blocks (LABs) 4,125 3,247
Embedded Memory 3,423,744 bits (~3.4 Mbit) —
Maximum User I/O 683 683
Điện áp cung cấp 1.425 V to 1.575 V (1.5 V nominal) —
Nhiệt độ hoạt động 0 °C to +85 °C (Commercial) 0 C to 85 C (Commercial)
Hộp 956-ball FineLine BGA (FCBGA) 956-ball FCBGA (BGA-956), 40 x 40 mm, 1.27 mm pitch
Package Dimensions 40 mm x 40 mm —
Ball Pitch 1.27 mm —
Speed Grade C6 (commercial, mid-speed) C6
Configuration Interface JTAG (IEEE 1149.1), Passive Serial, Active Serial —
Kiểu lắp đặt Surface Mount Surface Mount
Cấp MSL [DATA_NEEDED: MSL rating] [DATA_NEEDED: MSL level]
Trạng thái RoHS [DATA_NEEDED: RoHS compliance] Not confirmed - pre-RoHS part
Embedded Memory Bits — 3,317,184 (approximately 3.4 Mbit)
Core Voltage (VCCINT) — 1.5 V
Maximum Internal Frequency — 450.05 MHz (per family datasheet)
DSP Blocks — Yes (Stratix DSP blocks)
PLLs — Up to 12
Configuration Modes — Passive Serial (PS), Passive Parallel (PP), JTAG
Lead-Free — Unknown

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá