EP20K100CQ240C7 vs EP20K100QC240-1 So sánh

So sánh chi tiết song song của EP20K100CQ240C7 bằng Altera và EP20K100QC240-1 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP20K100CQ240C7 EP20K100QC240-1
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family APEX-20K APEX 20K
Device Type FPGA (Field Programmable Gate Array) FPGA (Field-Programmable Gate Array)
System Gates 100,000 —
Logic Elements 53,248 —
Embedded Memory Bits 4,160 —
Maximum User I/O Pins 189 —
Package Type 240-BFQFP —
Speed Grade C7 -1
Nhiệt độ hoạt động 0C to +85C (commercial) 0 °C to +85 °C (Commercial)
Supply Voltage - Core [DATA_NEEDED: core voltage] —
I/O Standards Supported LVTTL, LVCMOS, PCI, GTL (per family datasheet) —
Number of PLLs 4 (per APEX-20K family datasheet) —
Embedded System Blocks (ESBs) Yes (per APEX-20K family) —
Kiểu lắp đặt Surface Mount Surface Mount
Trạng thái RoHS unknown —
Lead-Free unknown —
Cấp MSL [DATA_NEEDED: MSL rating] —
Programming Tool Altera Quartus / MAX+PLUS II (per family) —
Logic Elements (LEs) — 4,160
Typical Gates — 100,000
Maximum User I/O — 189
Embedded RAM Bits — 53,248
Process Technology — 0.22 µm CMOS
Core Supply Voltage — 2.5 V
Maximum Internal Frequency — 250 MHz
Hộp — 240-pin PQFP (QFP-240)
Package Code — S-PQFP-G240
Terminal Form — Gull Wing
Propagation Delay — 1.6 ns (per datasheet, typical)
JTAG Support — IEEE 1149.1 Boundary Scan
Programming — In-system (SRAM-based) via Quartus / MAX+PLUS II

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá