EP20K400CB652I7 vs EP20K600CB652C7E5 So sánh

So sánh chi tiết song song của EP20K400CB652I7 bằng Altera và EP20K600CB652C7E5 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP20K400CB652I7 EP20K600CB652C7E5
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family APEX 20KC APEX 20KC
Device Family Field-Programmable Gate Array (FPGA) —
Typical Gates 400,000 —
Logic Elements (LEs) 16,640 —
Maximum Operating Frequency 375.94 MHz —
Process Technology 0.15 µm CMOS 0.15 um CMOS
Core Supply Voltage 1.8 V —
I/O Supply Voltage 1.8 V / 3.3 V —
Hộp BGA-652 (652-ball) 652-ball FineLine BGA
Package Code (JESD-30) S-PBGA-B652 —
Terminal Form Ball —
Package Shape Square —
Maximum User I/O Pins [DATA_NEEDED: max user I/O] —
Embedded Memory Embedded System Blocks (ESB) - dual-port RAM / FIFO / CAM —
Configuration Method SRAM + JTAG (ISP) —
Speed Grade 7 7 (-1 speed bin equivalent, E5 suffix)
Temperature Grade Industrial (-40 °C to +100 °C) —
Trạng thái RoHS Non-compliant (JESD-609 e0, contains lead) [DATA_NEEDED: RoHS compliance status]
Manufacturer Status Obsolete (Intel/Altera legacy FPGA) —
Typical Gate Count — 600K gates
Logic Elements / Macros — 24,320
Maximum User I/O — 488
Embedded Memory (EAB bits) — 311,296 bits
Core Voltage — 1.8 V
Nhiệt độ hoạt động — 0C to +85C (commercial, suffix C7)
PLL Count — 4
Supported I/O Standards — LVTTL, LVCMOS, PCI, SSTL, HSTL
Configuration Scheme — Passive Serial / JTAG / EPC16 / EPC8
Trạng thái vòng đời — Obsolete - last time buy has passed

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá