EP20K400GI655-1X vs EP20K400GI655-2 So sánh

So sánh chi tiết song song của EP20K400GI655-1X bằng Altera và EP20K400GI655-2 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP20K400GI655-1X EP20K400GI655-2
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Family APEX 20K —
Device EP20K400 —
Logic Elements 16640 —
Number of Terminals 655 655
User I/O Lines 502 —
Dedicated Inputs 4 6
Package Type Ceramic Pin Grid Array (CPGA) —
Package Code (JESD-30) S-CPGA-P655 —
Package Equivalence Code SPGA655,47X47 —
Package Body Material CERAMIC (metal-sealed co-fired) —
Speed Grade -1 —
Propagation Delay 2.5 ns (typical for -1 grade) 3.1 ns (typical)
Process Technology CMOS, SRAM-based configuration —
Cấp độ độ ẩm nhạy cảm (MSL) 1 —
Peak Reflow Temperature 220 C —
Nhiệt độ hoạt động -40 C to +85 C (industrial) -40C to +85C (industrial)
Kiểu lắp đặt Through-Hole (PGA) Through-Hole / Socket
Trạng thái RoHS Compliant [DATA_NEEDED: RoHS status]
Manufacturer — Altera Corporation
Series — APEX 20K (EP20K400)
Device Type — Field Programmable Gate Array (FPGA)
Typical Gate Count — 400,000 gates
Logic Elements (LE) — 16,640
Maximum User I/O — 496
Hộp — SPGA-655 (47 mm x 47 mm)
Nominal Supply Voltage — 2.5 V
Supply Voltage Range — 2.375 V to 2.625 V
Technology — CMOS SRAM
Moisture Sensitivity Level — 1 (per Altera family)
Configuration Method — JTAG, Passive Serial, Passive Parallel
I/O Standards Supported — LVTTL, LVCMOS, PCI, GTL+
Embedded Memory — Embedded System Blocks (ESBs)
Trạng thái vòng đời — Obsolete (legacy Altera APEX 20K family)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá