EP20K600CB652C7ES vs EP20K400CB652C7ES So sánh
So sánh chi tiết song song của EP20K600CB652C7ES bằng Altera và EP20K400CB652C7ES bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP20K600CB652C7ES | EP20K400CB652C7ES |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | APEX 20KC | FPGA APEX 20KC |
| Logic Elements | 24,320 | — |
| System Gates | 600,000 | 400,000 |
| Maximum System Gates | 1,053,840 | — |
| Embedded Memory Bits | 311,296 | — |
| Embedded System Blocks (ESB) | 26 | — |
| Maximum User I/O | 488 | — |
| User I/O (this package) | 488 (652-BGA) | — |
| Supply Voltage - Core | 1.71 V to 1.89 V (1.8 V nominal) | — |
| Maximum Internal Clock Frequency | 1666.6 MHz | — |
| Propagation Delay | 1.6 ns | 1.4 ns |
| Process Technology | 0.15 µm CMOS | 0.15 µm |
| Nhiệt độ hoạt động | 0 °C to +85 °C (commercial) | [DATA_NEEDED: Operating temperature] |
| Package Type | 652-ball FineLine BGA | BGA (S-PBGA-B652) |
| JEDEC Package Code | S-PBGA-B652 | — |
| Configuration Modes | Passive Serial, Passive Parallel, JTAG | — |
| JTAG Boundary Scan | IEEE 1149.1 compliant | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS] |
| PLLs | 4 | — |
| Kiểu lắp đặt | Surface Mount (BGA) | — |
| Series | — | APEX 20KC |
| Logic Cells | — | 16,640 |
| Number of Inputs | — | 488 |
| Number of I/O Lines | — | 484 |
| Số lượng đầu ra | — | 484 |
| Tần số xung maksimum | — | 1666.6 MHz |
| Internal Performance | — | 375.94 MHz |
| Core Supply Voltage | — | 1.8 V |
| Number of Terminals | — | 652 |
| Package Body Material | — | Plastic / Epoxy |
| Surface Mount | — | Yes |
| Speed Grade | — | C7 |