EP20K600CF672C-9 vs EP20K600CF672C-7ES So sánh

So sánh chi tiết song song của EP20K600CF672C-9 bằng Altera và EP20K600CF672C-7ES bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP20K600CF672C-9 EP20K600CF672C-7ES
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Device Type FPGA (APEX 20KC family, complex PLD) Field Programmable Gate Array (FPGA)
Typical Gate Count 600,000 gates —
Logic Elements (LEs) [DATA_NEEDED: logic element count] —
Embedded System Blocks (ESBs) [DATA_NEEDED: ESB count and total RAM bits] 248
User I/Os 488 pins —
PLLs 4 4
Hộp 672-ball FBGA (45 x 45 mm, 1.27 mm pitch) 672-ball FCBGA (FineLine BGA), 45 x 45 mm, 1.27 mm pitch
Số chân 672 —
Core Supply Voltage (VCCINT) 1.8 V —
I/O Supply Voltage (VCCIO) 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt I/O) —
Propagation Delay 1.48 ns 1.48 ns to 1.6 ns
Nhiệt độ hoạt động 0 °C to +85 °C (commercial) 0 C to 85 C (Commercial)
Speed Grade -9 -7
Process Technology 0.15 µm all-layer copper interconnect 0.15 micron all-layer copper CMOS
Configuration Interface Serial (EPC16 / EPC8 / EPC4 / EPC2 / EPC1) —
Kiểu lắp đặt Surface Mount (BGA) —
Trạng thái RoHS unknown —
Family — APEX 20KC
Maximum System Gates — 1,560,000 (typical 600K application gates)
Typical Logic Elements — 24,320 (per APEX 20KC 600K family)
Maximum User I/O — 488
Total I/O Lines — 504 (per Microchip USA listing)
Total Inputs — 508
Embedded RAM — 248 Kbits (dual-port)
Tần số xung maksimum — 1666.6 MHz
Core Voltage — 1.8 V (typical APEX 20KC, exact value per datasheet)
Configuration Mode — EPC serial / JTAG IEEE 1149.1
Compliance — RoHS status unknown (verify with manufacturer datasheet)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá