EP20K600CF672C6 vs EP20K600CF672C-9 So sánh
So sánh chi tiết song song của EP20K600CF672C6 bằng Altera và EP20K600CF672C-9 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
Altera
EP20K600CF672C-9 - 600K Gates APEX 20KC FPGA 488 I/O BGA-672 | Altera
EP20K600CF672C-9 ObsoleteSo sánh thông số kỹ thuật
| Tham số | EP20K600CF672C6 | EP20K600CF672C-9 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Family | APEX 20KC | — |
| Typical Gate Count | 600,000 gates | 600,000 gates |
| Logic Elements (LEs) | 24,320 | [DATA_NEEDED: logic element count] |
| Embedded System Blocks (ESBs) | 160 (each 2,048 bits) | [DATA_NEEDED: ESB count and total RAM bits] |
| Maximum Embedded RAM | 311,296 bits (311 kbit) | — |
| Maximum User I/O Pins | 508 | — |
| Hộp | 672-ball FineLine BGA (CF672) | 672-ball FBGA (45 x 45 mm, 1.27 mm pitch) |
| Package Body Size | 27 mm × 27 mm | — |
| Speed Grade | -6 (C6) | -9 |
| Nhiệt độ hoạt động | 0 °C to +85 °C (commercial) | 0 °C to +85 °C (commercial) |
| Core Voltage | 1.8 V | — |
| I/O Standards Supported | LVCMOS, LVTTL, HSTL, SSTL, GTL+ | — |
| Embedded PLLs | 4 | — |
| Process Technology | 0.18 µm CMOS, 6 metal layers | 0.15 µm all-layer copper interconnect |
| Configuration Method | SRAM-based, JTAG, EPC16/EPC2 | — |
| Trạng thái RoHS | Non-RoHS (legacy process) | unknown |
| Device Type | — | FPGA (APEX 20KC family, complex PLD) |
| User I/Os | — | 488 pins |
| PLLs | — | 4 |
| Số chân | — | 672 |
| Core Supply Voltage (VCCINT) | — | 1.8 V |
| I/O Supply Voltage (VCCIO) | — | 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt I/O) |
| Propagation Delay | — | 1.48 ns |
| Configuration Interface | — | Serial (EPC16 / EPC8 / EPC4 / EPC2 / EPC1) |
| Kiểu lắp đặt | — | Surface Mount (BGA) |