EP610ILC-10 vs EP610JI-30 So sánh

So sánh chi tiết song song của EP610ILC-10 bằng Altera và EP610JI-30 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP610ILC-10 EP610JI-30
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Device Family Classic EPLD —
Product Type UV-Erasable / OTP PLD —
Architecture PAL-type with macrocells —
Macrocells 16 16
Usable Gates 300 —
Product Terms 160 160
I/O Pins 16 16
Dedicated Inputs 4 4
Điện áp cung cấp 5 V (single supply) 5 V (single supply)
Pin-to-Pin Delay (tPD) 10 ns (grade -10) —
Counter Frequency (fCNT) 100 MHz —
Logic Family Compatibility TTL (5 V CMOS/TTL-compatible I/O) —
Hộp PLCC-28 (plastic J-lead chip carrier) CQCC28 (windowed ceramic JLCC, J-bend)
Kiểu lắp đặt Surface Mount (PLCC socket or solder) Surface Mount (JLCC)
Nhiệt độ hoạt động [DATA_NEEDED: operating temperature range] -40C to +85C (industrial, per EP610 family suffix convention)
Trạng thái RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS status - vintage ceramic package, likely non-RoHS]
Family — Altera Classic EPLD (EP610)
Device Type — UV Erasable Programmable Logic Device (EPLD)
Propagation Delay (tpd) — 30 ns (max)
Pipelined Data Rate — Up to 100 MHz
External Clocks — 2
Process Technology — CMOS
Package Code — JLCC-28 / CQCC28
Erasure Method — Ultraviolet (UV) via top window
Programming — Altera Logic Programmer compatible
Lead-Free — [DATA_NEEDED: lead-free status]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá