EP610LI-15 vs EP610LC-15 So sánh

So sánh chi tiết song song của EP610LI-15 bằng Altera và EP610LC-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP610LI-15 EP610LC-15
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Lần mua cuối Obsolete
Device Family Classic EPLD EP610 —
Macrocells 16 —
Propagation Delay (tPD) 15 ns —
Counter Frequency (fCNT) 83.3 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
Nhiệt độ hoạt động 0 C to +70 C (commercial, "I" grade) 0C to +70C (commercial) [DATA_NEEDED: full temperature grade]
Process Technology CMOS EPROM (UV-erasable) CMOS
Hộp 24-pin ceramic DIP, side-brazed, windowed (DIP-24) 28-pin PLCC (J-lead, plastic OTP)
Số chân 24 —
Programming Method UV erase + EPROM programmer —
Logic Blocks AND/OR array, 16 output macrocells —
I/O Standard TTL/CMOS compatible —
Kiểu đầu ra 3-state —
Trạng thái RoHS Non-compliant (ceramic DIP, SnPb finish typical) unknown
Manufacturer (current) Rochester Electronics (authorized Altera legacy distributor) —
Cấp MSL [DATA_NEEDED: MSL level] [DATA_NEEDED: MSL rating]
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Family — Altera Classic EPLD (EP610)
Logic Elements / Macrocells — 16 macrocells
Equivalent Gates — 300 gates
Propagation Delay (tpd) — 15 ns
Counter Frequency (fmax) — 83.3 MHz
Pipelined Data Rate — up to 100 MHz
Supply Voltage (Vcc) — 5 V (single supply)
Kiểu lắp đặt — Surface Mount
Số lượng chân — 28
Programming — OTP (one-time programmable)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá