EP910DC-35 vs EP910ILC-12 So sánh

So sánh chi tiết song song của EP910DC-35 bằng Altera và EP910ILC-12 bằng Intel. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910DC-35 EP910ILC-12
Thương hiệu Altera Intel
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete NRND
Device Type UV-Erasable CMOS PLD (PAL-type) —
Family Classic EPLD EP910 Altera EP910 Classic EPLD
Architecture PAL-type sum-of-products AND-OR array —
Usable Gates 900 gates 450 (typical)
Macrocells 24 —
Product Terms 240 —
Dedicated Inputs 12 —
I/O Pins 24 —
Total Inputs 36 —
Propagation Delay (tpd) 35 ns —
Tần số xung maksimum 37 MHz (typical, internal) —
Supply Voltage (Vcc) 4.75 V to 5.25 V (5 V nominal) —
Nhiệt độ hoạt động 0 °C to +70 °C (commercial) -40 °C to +85 °C (industrial grade, 'I' suffix)
Hộp 40-pin CDIP (Ceramic DIP) with quartz window 28-PLCC (J-Lead, 11.5 x 11.5 mm)
Lead Pitch 2.540 mm —
Termination Style Through-Hole —
Programming Method JEDEC fuse map via device programmer; UV erase Altera programming algorithm (serial/parallel master-slave)
Technology CMOS, UV-erasable EPROM cell —
Trạng thái RoHS Non-compliant (ceramic DIP with Pb-bearing lead finish) [DATA_NEEDED: RoHS status]
Lifecycle Obsolete / last-time-buy from authorized distributors —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Number of Macrocells — 24
Propagation Delay (tPD) — 12 ns (max)
Supply Voltage (VCC) — 4.75 V to 5.25 V
Nominal Supply — 5 V
Memory Technology — UV-erasable CMOS EPROM
Kiểu lắp đặt — Surface Mount
Configuration Storage — Non-volatile EPROM (instant-on)
Cấp MSL — [DATA_NEEDED: MSL level]
Số lượng chân — 28
Feedback Paths — 16 dedicated

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá