EP910DI-30 vs EP9100C-30 So sánh

So sánh chi tiết song song của EP910DI-30 bằng Rochester Electronics và EP9100C-30 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910DI-30 EP9100C-30
Thương hiệu Rochester Electronics Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Product Type UV-Erasable Programmable Logic Device (EPLD) —
Family Classic EPLD (Altera EP910 series) Altera Classic EPLD
Macrocell Count 24 —
Propagation Delay (tpd) 30 ns —
Maximum Toggle Frequency (fmax) 62 MHz —
Supply Voltage (VCC) 5 V (single supply) 4.75 V to 5.25 V (5 V nominal)
Technology CMOS, UV-erasable EPROM CMOS, UV-erasable (window) or OTP
Hộp CDIP-40 (ceramic DIP, 40-pin with UV window) 40-pin ceramic DIP (CDIP) / 44-pin PLCC (windowed) / 40-pin PDIP
Kiểu lắp đặt Through-Hole (DIP) Through-Hole (DIP) / Surface Mount (PLCC)
Dedicated Inputs 10 24
Dedicated I/O Pins 12 (12 input + 12 output) —
Output Enable Pins 2 —
Số chân 40 —
Programmable Logic Element JEDEC fuse map (3rd-party programmer) —
Nhiệt độ hoạt động -40C to +85C (industrial) 0C to +70C (commercial)
Trạng thái RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: rohs_status]
Manufacturer (Original) Altera (now Intel PSG) —
Current Distributor / Authorized Aftermarket Rochester Electronics, LLC —
Logic Density — 900 usable gates (approx.)
Macrocells — 48
Flip-Flops — 24
Propagation Delay (tPD) — 30 ns
Maximum Toggle Frequency (fMAX) — 62.5 MHz
I/O Standard — TTL-compatible
Programming Method — JEDEC via Altera APU or compatible programmer
Military Grade Variant — EP9100C-30/883 (MIL-STD-883 compliant)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá