EP910DM883B vs EP910DC-40 So sánh
So sánh chi tiết song song của EP910DM883B bằng Altera và EP910DC-40 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910DM883B | EP910DC-40 |
|---|---|---|
| Thương hiệu | Altera | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | Obsolete |
| Manufacturer | Altera (now part of Intel) | — |
| Family | Classic EPLD - EP910 Series | — |
| Device Type | Erasable Programmable Logic Device (EPLD) | — |
| Architecture | PAL-type AND-OR-NOT, CMOS | PAL-type AND/OR, UV-erasable CMOS |
| Macrocells | 24 | 24 |
| Inputs | 36 | — |
| Outputs | 24 | — |
| Product Terms | 240 | 240 maximum |
| Propagation Delay (tPD) | 40 ns (typical) | — |
| Tần số xung maksimum | 25 MHz | — |
| Supply Voltage (VCC) | 5 V | — |
| Programming Voltage (VPP) | 12.5 V (UV-erase window) | — |
| Nhiệt độ hoạt động | -55 °C to +125 °C (military) | — |
| Hộp | CDIP-40 (Ceramic DIP, 40-pin) | DIP-40 (ceramic, through-hole) |
| Kiểu lắp đặt | Through-Hole (DIP) | Through-Hole |
| MIL Processing | MIL-STD-883B Class B | — |
| Configuration Memory | UV-erasable EPROM | — |
| Logic Elements | Combinational + Registered | — |
| Trạng thái RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: rohs_status] |
| Lead-Free | [DATA_NEEDED: lead-free status] | — |
| Device Family | — | Classic EPLD (EP910 series) |
| Dedicated Inputs | — | 12 |
| Bidirectional I/O Pins | — | 24 |
| Total Inputs to Logic Array | — | 36 |
| Maximum Propagation Delay (tPD) | — | 40 ns |
| Maximum Operating Frequency (fMAX) | — | 25 MHz |
| Global Clocks | — | 2 |
| Điện áp cung cấp | — | 5 V (typical for Classic EPLD family) |
| Operating Temperature (Commercial) | — | 0 °C to 70 °C |
| Programming Method | — | UV-erase + EPROM programmer; on-board logic test circuitry |