EP910ILC-12 vs EP910DC-35 So sánh

So sánh chi tiết song song của EP910ILC-12 bằng Intel và EP910DC-35 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910ILC-12 EP910DC-35
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family Altera EP910 Classic EPLD Classic EPLD EP910
Number of Macrocells 24 —
Usable Gates 450 (typical) 900 gates
Propagation Delay (tPD) 12 ns (max) —
Supply Voltage (VCC) 4.75 V to 5.25 V —
Nominal Supply 5 V —
Memory Technology UV-erasable CMOS EPROM —
Hộp 28-PLCC (J-Lead, 11.5 x 11.5 mm) 40-pin CDIP (Ceramic DIP) with quartz window
Kiểu lắp đặt Surface Mount —
Nhiệt độ hoạt động -40 °C to +85 °C (industrial grade, 'I' suffix) 0 °C to +70 °C (commercial)
Configuration Storage Non-volatile EPROM (instant-on) —
Programming Method Altera programming algorithm (serial/parallel master-slave) JEDEC fuse map via device programmer; UV erase
Cấp MSL [DATA_NEEDED: MSL level] —
Trạng thái RoHS [DATA_NEEDED: RoHS status] Non-compliant (ceramic DIP with Pb-bearing lead finish)
Số lượng chân 28 —
Feedback Paths 16 dedicated —
Device Type — UV-Erasable CMOS PLD (PAL-type)
Architecture — PAL-type sum-of-products AND-OR array
Macrocells — 24
Product Terms — 240
Dedicated Inputs — 12
I/O Pins — 24
Total Inputs — 36
Propagation Delay (tpd) — 35 ns
Tần số xung maksimum — 37 MHz (typical, internal)
Supply Voltage (Vcc) — 4.75 V to 5.25 V (5 V nominal)
Lead Pitch — 2.540 mm
Termination Style — Through-Hole
Technology — CMOS, UV-erasable EPROM cell
Lifecycle — Obsolete / last-time-buy from authorized distributors

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá