EP910ILC-12 vs EP910IDI-15 So sánh

So sánh chi tiết song song của EP910ILC-12 bằng Intel và EP910IDI-15 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910ILC-12 EP910IDI-15
Thương hiệu Intel Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Product Type Classic EPLD (Erasable Programmable Logic Device) —
Family Altera EP910 Classic EPLD Classic EPLD
Number of Macrocells 24 —
Usable Gates 450 (typical) —
Propagation Delay (tPD) 12 ns (max) —
Supply Voltage (VCC) 4.75 V to 5.25 V —
Nominal Supply 5 V —
Memory Technology UV-erasable CMOS EPROM —
Hộp 28-PLCC (J-Lead, 11.5 x 11.5 mm) 40-pin CDIP (CerDIP) with quartz window
Kiểu lắp đặt Surface Mount Through-hole (DIP)
Nhiệt độ hoạt động -40 °C to +85 °C (industrial grade, 'I' suffix) -40C to +85C (industrial, "I" grade)
Configuration Storage Non-volatile EPROM (instant-on) —
Programming Method Altera programming algorithm (serial/parallel master-slave) —
Cấp MSL [DATA_NEEDED: MSL level] —
Trạng thái RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance of CDIP windowed part]
Số lượng chân 28 —
Feedback Paths 16 dedicated —
Device Type — CPLD (Complex Programmable Logic Device)
Logic Gates — 450 gates
Macrocells — 24
Maximum User I/O Pins — 36
Pin-to-Pin Propagation Delay (tpd) — 15 ns
Maximum Counter Frequency — 66.6 MHz
Supply Voltage (Vcc) — 5 V
Technology — CMOS EPROM
Program/Erase Method — UV-erasable windowed CerDIP
Macrocells Configurable As — D, T, JK, SR flip-flop, or combinatorial
Development Tool — MAX+PLUS II (legacy) / Altera Classic compiler
Programming Hardware — Altera Logic Programmer card
Logic Family Compatibility — Pin-, function-, and JEDEC-map compatible across all EP910 speed grades and packages

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá