EP910JC-30 vs EP910LC-30Y So sánh
So sánh chi tiết song song của EP910JC-30 bằng Intel và EP910LC-30Y bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.
So sánh thông số kỹ thuật
| Tham số | EP910JC-30 | EP910LC-30Y |
|---|---|---|
| Thương hiệu | Intel | Altera |
| Danh mục | FPGA & CPLD | FPGA & CPLD |
| Trạng thái vòng đời | Obsolete | NRND |
| Family | Classic EPLD (MAX-style) | Altera Classic EPLD |
| Propagation Delay (tpd) | 30 ns | — |
| Maximum Internal Frequency (Fmax) | 33.3 MHz | — |
| Macrocells | 24 | 24 |
| Inputs | 36 | — |
| Product Terms | 240 | — |
| Outputs | 10 dedicated | — |
| Supply Voltage (Vcc) | 5 V | — |
| Technology | CMOS EPROM, UV-erasable | — |
| Hộp | 44-pin Windowed Ceramic J-Lead Chip Carrier (CQCC-44 / JLCC-44) | PLCC-44 |
| Nhiệt độ hoạt động | [DATA_NEEDED: operating temperature range] | Commercial 0C to +70C |
| Supply Current (Icc) | [DATA_NEEDED: Icc typical / maximum] | — |
| Kiểu lắp đặt | Surface Mount (socket-mountable) | Surface Mount (PLCC socket) |
| Trạng thái RoHS | [DATA_NEEDED: RoHS compliance] | [DATA_NEEDED: RoHS status not specified in retrieved data] |
| Logic Blocks | 24 macrocells (AND/OR array architecture) | — |
| Device Type | — | EPLD (Erasable Programmable Logic Device) |
| Usable Gates | — | 450 |
| Pin-to-Pin Delay (tPD) | — | 30 ns |
| Counter Frequency (fMAX) | — | 100 MHz (family maximum) |
| Điện áp cung cấp | — | 5 V (TTL-compatible) |
| Process Technology | — | CMOS, UV-erasable / OTP |
| Speed/Power Grade | — | LC (low-power, 30ns) |
| Processing Flow | — | Y (extended reliability) |
| Logic Compatibility | — | 100% TTL emulation |