EP910PC-0 vs EP910PC-30 So sánh

So sánh chi tiết song song của EP910PC-0 bằng Altera và EP910PC-30 bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910PC-0 EP910PC-30
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Product Type EPLD (Erasable Programmable Logic Device) —
Family Classic EPLD Altera Classic EPLD
Usable Gates 900 gates ~450
Macrocells 24 24
Logic Blocks 6 (4 macrocells each) —
Dedicated Inputs 10 —
I/O Pins 24 12 bidirectional
Hộp PDIP-40 (Plastic DIP, 40-pin) PDIP-40 (plastic DIP, 0.6 inch)
Speed Grade -0 (slowest) —
Điện áp cung cấp 5 V (single supply) —
Process Technology CMOS —
Logic Compatibility 100% TTL emulation —
Nhiệt độ hoạt động 0C to +70C (commercial) 0C to +70C (commercial)
Programming Method UV-erasable / OTP —
Kiểu lắp đặt Through-Hole (DIP) Through-hole DIP
Pin-to-Pin Propagation Delay (tPD) — 30 ns
Maximum Counter Frequency (fCNT) — 33.3 MHz
Supply Voltage (VCC) — 5 V ±10%
Logic Inputs — 36 dedicated
Logic Array Blocks (LABs) — 4
Programming Technology — UV-erasable EPROM cell
TTL Emulation — 100% TTL-compatible
Power Dissipation — [DATA_NEEDED: power dissipation mW]
Trạng thái RoHS — Non-compliant (contains lead, PDIP package)

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá