EP910PC-25 vs EP910PC30T So sánh

So sánh chi tiết song song của EP910PC-25 bằng Altera và EP910PC30T bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EP910PC-25 EP910PC30T
Thương hiệu Altera Altera
Danh mục FPGA & CPLD FPGA & CPLD
Trạng thái vòng đời Obsolete Obsolete
Product Family Classic EPLD —
Usable Gates 900 —
Integration Gates (typical) 4800 —
Macrocells 24 —
Pin-to-Pin Delay (tPD) 25 ns —
Maximum Operating Frequency (fMAX) 33.3 MHz —
Supply Voltage (VCC) 5 V +/- 10% 5 V (4.75 V to 5.25 V)
Technology CMOS EPROM —
Hộp PDIP-24 (Plastic DIP) 24-pin PDIP (PC)
Số chân 24 24
Dedicated Inputs 10 —
Dedicated I/O Pins 12 —
TTL Compatibility 100% TTL emulation —
Nhiệt độ hoạt động 0C to +70C (commercial) [DATA_NEEDED: operating temperature range]
Erasure Method Not erasable in plastic package (windowless) —
Family — Altera Classic EPLD
Device Series — EP910
Number of Macrocells — 24
Number of I/O Pins — 24
Number of Dedicated Inputs — 12
Maximum Product Terms — 240
Propagation Delay (tPD) — 30 ns
Maximum Clock Frequency (fMAX) — 33.3 MHz
Process Technology — CMOS
Programmable Logic Architecture — PAL-type sum-of-products, EPLD
Kiểu lắp đặt — Through-Hole (THT)
Speed Grade — -30 (30 ns tPD)
Programming Technology — EPROM (OTP in plastic package, UV-erasable in windowed package)
Trạng thái RoHS — [DATA_NEEDED: RoHS compliance status]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá