EPC4QC100TQ vs EPC4QC1C00N So sánh

So sánh chi tiết song song của EPC4QC100TQ bằng Altera và EPC4QC1C00N bằng Altera. So sánh các thông số quan trọng, thông số điện tử, gói gọn, trạng thái vòng đời, giá cả và khả năng cung cấp để xác định linh kiện tốt nhất cho yêu cầu thiết kế của bạn.

So sánh thông số kỹ thuật

Tham số EPC4QC100TQ EPC4QC1C00N
Thương hiệu Altera Altera
Danh mục Memory ICs FPGA & CPLD
Trạng thái vòng đời NRND Obsolete
Kiểu bộ nhớ Flash configuration PROM —
Kích thước bộ nhớ 4 Mbit —
Configuration Modes Passive Serial (PS), JTAG —
Maximum Configuration Clock 66 MHz —
Điện áp cung cấp 3.3 V typical (5.0 V tolerant I/O) —
Giao diện Serial configuration data, JTAG boundary scan —
Hộp 100-pin TQFP (TQ) 20x14 mm 100-pin PQFP (QFP-100)
Kiểu lắp đặt Surface Mount —
Nhiệt độ hoạt động -40C to +85C -40 C to +85 C (industrial)
Compression Support Yes (Altera proprietary) —
In-System Programmable Yes —
Compatible FPGA Families Stratix, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K —
Cấp MSL 3 (168 hours) 3 (per JEDEC J-STD-020)
Trạng thái RoHS [DATA_NEEDED: RoHS status not in verified data] [DATA_NEEDED: RoHS compliance status]
Lead Free [DATA_NEEDED: lead-free status not in verified data] —
Device Family — Enhanced Configuration Device (EPC4)
Memory Density — 4 Mbit (4,194,304 bits)
Supply Voltage (VCC) — 3.0 V to 3.6 V (3.3 V typical)
I/O Voltage Tolerance — 3.3 V / 5 V tolerant
Interface to FPGA — Serial DATA, DCLK, nCONFIG, nSTATUS, CONF_DONE
Configuration Data Width — 4-bit multiplexed on single DATA pin
In-System Programming — JTAG (IEEE 1149.1)
Programming Voltage — On-chip generated, no external VPP
Page Mode — Yes, multi-page storage supported
Target FPGA Families — Stratix, Cyclone, APEX, Mercury, ACEX
Configuration Clock (DCLK) — [DATA_NEEDED: DCLK max frequency]
Lead-Free — [DATA_NEEDED: lead-free status]

Hồ sơ kỹ thuật & Tài nguyên

Xem tất cả sản phẩm Tạo BOM Yêu cầu báo giá